機(jī)器之心報(bào)道
編輯：澤南、小舟
在一平方毫米的硅片上建立數(shù)百萬(wàn)個(gè)連接。
從納米到埃米，芯片制造商正在竭盡全力縮小電路的尺寸。但對(duì)于人們?nèi)找嬖鲩L(zhǎng)的算力需求，一項(xiàng)涉及更大尺寸（數(shù)百或數(shù)千納米）的技術(shù)在未來(lái)五年內(nèi)可能同樣重要。
這項(xiàng)技術(shù)稱為直接混合鍵合（Hybrid Bonding），可在同一封裝中將兩個(gè)或多個(gè)芯片堆疊在一起，構(gòu)建所謂的 3D 芯片。盡管由于摩爾定律逐漸崩潰，晶體管縮小的速度正在變慢，但芯片制造商仍然可以通過(guò)其他方式增加處理器和內(nèi)存中的晶體管數(shù)量。
今年 5 月，在丹佛舉行的 IEEE 電子元件和技術(shù)會(huì)議（ECTC）上，來(lái)自世界各地的研究小組公布了該技術(shù)的各種來(lái)之不易的改進(jìn)，其中一些結(jié)果顯示，3D 堆疊芯片之間的連接密度可能達(dá)到創(chuàng)紀(jì)錄的水平：每平方毫米硅片上大約有 700 萬(wàn)個(gè)連接。
英特爾的 Yi Shi 在 ECTC 大會(huì)上報(bào)告說(shuō)，由于半導(dǎo)體技術(shù)的新進(jìn)展，所有這些連接都是必需的。摩爾定律現(xiàn)在受一個(gè)稱為系統(tǒng)技術(shù)協(xié)同優(yōu)化（STCO）的概念支配，即芯片的功能（例如緩存、輸入 / 輸出和邏輯）分別使用最先進(jìn)工藝制程制造。然后可以使用混合鍵合和其他先進(jìn)封裝技術(shù)來(lái)組裝這些子系統(tǒng)，以便讓它們像單個(gè)硅片一樣工作。但這只有在存在高密度連接的情況下才能實(shí)現(xiàn)，這些連接可以在幾乎沒(méi)有延遲或能耗的情況下在單獨(dú)的硅片之間傳送數(shù)據(jù)。
在所有先進(jìn)封裝技術(shù)中，混合鍵合提供了最高密度的垂直連接。因此，它是先進(jìn)封裝行業(yè)增長(zhǎng)最快的領(lǐng)域，Yole Group 技術(shù)和市場(chǎng)分析師 Gabriella Pereira 表示，到 2029 年，該方向的市場(chǎng)規(guī)模將增長(zhǎng)兩倍以上，達(dá)到 380 億美元。預(yù)計(jì)到那時(shí)，混合鍵合將占據(jù)約一半的市常
在混合鍵合中，銅 pad 建立在每個(gè)芯片的頂面上。銅被絕緣層（通常是氧化硅）所包圍，pad 本身略微凹進(jìn)絕緣層的表面。在對(duì)氧化物進(jìn)行化學(xué)改性后，將兩個(gè)芯片面對(duì)面壓在一起，使每個(gè)凹陷的 pad 對(duì)齊。然后慢慢加熱這個(gè)夾層，使銅膨脹到間隙處并熔合，從而連接兩個(gè)芯片。
1、混合鍵合從兩個(gè)晶圓或一個(gè)芯片和一個(gè)晶圓相對(duì)開始。配合面覆蓋有氧化物絕緣層和略微凹陷的銅墊，銅墊與芯片的互連層相連。
2、將晶圓壓在一起，在氧化物之間形成初始鍵合。
3、然后緩慢加熱堆疊的晶圓，使氧化物牢固連接，并使銅膨脹以形成電連接。
a、為了形成更牢固的鍵合，工程師需要壓平氧化物的最后幾納米。即使是輕微的凸起或翹曲也會(huì)破壞密集連接。
b、銅必須從氧化物表面凹陷到恰到好處的程度。太多就無(wú)法形成連接，太少就會(huì)把晶圓推開。研究人員正在研究如何將銅控制到單個(gè)原子層的水平。
c、晶圓之間的初始連接是弱氫鍵。退火后，連接變成強(qiáng)共價(jià)鍵。研究人員預(yù)計(jì)，使用不同類型的表面，如碳氮化硅，則會(huì)有更多位置可以形成化學(xué)鍵，將使晶圓之間的連接更牢固。
d、混合鍵合的最后一步可能需要數(shù)小時(shí)，并且需要高溫。研究人員希望降低溫度，縮短工藝時(shí)間。
e、雖然兩片晶圓上的銅壓在一起形成電連接，但金屬的晶粒邊界通常不會(huì)從一側(cè)穿過(guò)另一側(cè)。研究人員正試圖使邊界上形成大的單晶銅顆粒，以提高電導(dǎo)率和穩(wěn)定性。
混合鍵合既可以將一種尺寸的單個(gè)芯片連接到一個(gè)裝滿更大尺寸芯片的晶圓上，也可以將兩個(gè)相同尺寸的整片晶圓鍵合在一起。當(dāng)然，后一種工藝比前一種更成熟，部分原因是它在相機(jī)芯片中的應(yīng)用。例如，歐洲微電子研究機(jī)構(gòu) Imec 的工程師已經(jīng)創(chuàng)造了一些有史以來(lái)最密集的晶圓對(duì)晶圓鍵合，鍵合距離（或間距）僅為 400 納米。但 Imec 僅實(shí)現(xiàn)了 2 微米的芯片對(duì)晶圓鍵合間距。
這相比當(dāng)今在生產(chǎn)的先進(jìn) 3D 芯片有了很大的改進(jìn)（連接間距約為 9 微米）。而且它比前一代技術(shù)有了更大的飛躍：「微凸塊」（microbumps）焊料，其間距為幾十微米。
「在設(shè)備可用之后，將晶圓與晶圓對(duì)齊比將芯片與晶圓對(duì)齊更容易。大多數(shù)微電子工藝都是針對(duì)整片晶圓進(jìn)行的，」法國(guó)研究機(jī)構(gòu) CEA Leti 集成與封裝科學(xué)負(fù)責(zé)人 Jean-Charles Souriau 說(shuō)道。但芯片對(duì)晶圓（或芯片到晶圓）技術(shù)在高端處理器中可以大放異彩，例如 AMD 的處理器，他們把新技術(shù)用于組裝其先進(jìn) CPU 和 AI 加速器中的計(jì)算核心和緩存。
為了推動(dòng)兩種情況下的間距越來(lái)越緊密，研究人員專注于使表面更平坦，使綁定的晶圓更好地粘合在一起，并減少整個(gè)過(guò)程的時(shí)間和復(fù)雜性。做好這件事可能會(huì)徹底改變芯片的設(shè)計(jì)方式。
WoW，降低間距
最近的晶圓對(duì)晶圓（WoW）研究實(shí)現(xiàn)了最緊密的間距 約 360 納米到 500 納米 這有關(guān)在一件事上付出的大量努力：平整度。要以 100 納米級(jí)的精度將兩個(gè)晶圓結(jié)合在一起，整個(gè)晶圓必須幾乎完全平坦。如果它稍微彎曲或扭曲，整個(gè)部分就無(wú)法連接。
晶圓的平坦化需要一項(xiàng)稱為化學(xué)機(jī)械平坦化（CMP）的工藝。它對(duì)芯片制造至關(guān)重要，尤其是對(duì)于生產(chǎn)晶體管上方的互連層。
「CMP 是我們必須控制的混合鍵合關(guān)鍵參數(shù)，」Souriau 表示。ECTC 上展示的結(jié)果顯示 CMP 被提升到了另一個(gè)水平，不僅使整個(gè)晶圓平坦化，而且還將銅墊之間的絕緣層的圓度降低到納米級(jí)，以確保更好的連接。
其他一些研究人員則致力于確保這些扁平部件能夠足夠牢固地粘合在一起。他們嘗試使用不同的表面材料，例如用碳氮化硅代替氧化硅，并使用不同的方案來(lái)化學(xué)激活表面。最初，當(dāng)晶圓或芯片被壓在一起時(shí)，它們通過(guò)相對(duì)較弱的氫鍵固定在一起，人們擔(dān)心的是，在進(jìn)一步的加工步驟中它們是否能保持原位。連接之后，晶圓和芯片會(huì)慢慢加熱，這一過(guò)程稱為退火，旨在形成更強(qiáng)的化學(xué)鍵。這些鍵到底有多強(qiáng) 甚至如何弄清楚 是 ECTC 上展示的大部分研究的主題。
最終的鍵合強(qiáng)度部分來(lái)自銅連接。退火步驟使銅在間隙處膨脹，形成導(dǎo)電橋。三星的 Seung Ho Hahn 解釋說(shuō)，控制間隙的大小是關(guān)鍵。膨脹太小銅就不會(huì)熔合，膨脹太多晶圓就會(huì)被推開。這是納米級(jí)的問(wèn)題，Hahn 報(bào)告了一種新化學(xué)工藝的研究，他希望通過(guò)一次蝕刻掉一個(gè)原子層的銅來(lái)實(shí)現(xiàn)這一點(diǎn)。
連接的質(zhì)量也很重要。芯片互連中的金屬不是單晶；而是由許多晶粒組成，這些晶粒朝向不同的方向。即使在銅膨脹后，金屬的晶粒邊界通常也不會(huì)從一側(cè)跨越到另一側(cè)。這種跨越應(yīng)該會(huì)降低連接的電阻并提高其可靠性。日本東北大學(xué)的研究人員報(bào)告了一種新的冶金方案，最終可以生成跨越邊界的大型單晶銅�！高@是一個(gè)巨大的變化，」日本東北大學(xué)的副教授福島譽(yù)史（Takafumi Fukushima） 說(shuō)。「我們現(xiàn)在正在分析其背后的原因�！�
ECTC 討論的其他實(shí)驗(yàn)側(cè)重于簡(jiǎn)化鍵合過(guò)程。一些人試圖降低形成鍵合所需的退火溫度（通常約為 300 °C），以盡量減少長(zhǎng)時(shí)間加熱對(duì)芯片造成損壞的風(fēng)險(xiǎn)。Applied Materials 的研究人員介紹了一種方法的進(jìn)展，該方法可以大大減少退火所需的時(shí)間 從幾小時(shí)縮短到僅 5 分鐘。
效果出色的 CoW
Imec 使用等離子蝕刻來(lái)切割芯片并賦予它們 chamfered corners。該技術(shù)消除了可能干擾粘合的機(jī)械應(yīng)力（mechanical stress）。
目前，晶圓上芯片 (CoW) 混合鍵合對(duì)于高級(jí) CPU 和 GPU 制造商來(lái)說(shuō)更有用：它允許芯片制造商堆疊不同尺寸的小芯片，并在將每個(gè)芯片綁定到另一個(gè)芯片之前對(duì)其進(jìn)行測(cè)試，以確保它們不會(huì)出現(xiàn)問(wèn)題。畢竟，一個(gè)有缺陷的部件就注定了整個(gè)昂貴 CPU 的命運(yùn)。
但是 CoW 具有 WoW 的所有困難，并且緩解這些困難的選項(xiàng)較少。例如，CMP 旨在平坦化晶圓（flatten wafers），而不是單個(gè)芯片。一旦從源晶圓上切下芯片并進(jìn)行測(cè)試，就可以采取更少的措施來(lái)提高其鍵合準(zhǔn)備情況。
盡管如此，英特爾的研究人員報(bào)告了具有 3 μm 間距的 CoW 混合鍵合，并且如上所述，Imec 的一個(gè)團(tuán)隊(duì)成功實(shí)現(xiàn)了 2 μm 間距，主要是通過(guò)使轉(zhuǎn)移的 die 非常平坦，同時(shí)它們?nèi)匀桓街诰A上并在整個(gè)過(guò)程中保持它們清潔。
兩個(gè)團(tuán)隊(duì)都使用等離子蝕刻來(lái)切割芯片，而不是使用常用的鋸切法（ blade）。與鋸切法不同，等離子蝕刻不會(huì)導(dǎo)致邊緣碎裂，從而產(chǎn)生可能干擾連接的碎片。它還允許 Imec 團(tuán)隊(duì)對(duì)芯片進(jìn)行塑形，制作 chamfered corners，以減輕可能破壞連接的機(jī)械應(yīng)力。
ECTC 的幾位研究人員表示，CoW 混合鍵合對(duì)于高帶寬存儲(chǔ)器 (HBM) 的未來(lái)至關(guān)重要。HBM 是控制邏輯芯片頂部的 DRAM die 堆棧（目前有 8-12 個(gè) die 高）。HBM 通常與高端 GPU 放置在同一封裝中，對(duì)于處理運(yùn)行 ChatGPT 等大型語(yǔ)言模型所需的海量數(shù)據(jù)至關(guān)重要。如今，HBM die 采用微凸點(diǎn)（microbump）技術(shù)進(jìn)行堆疊，因此每層之間都有被有機(jī)填料包圍的微小焊球。
但隨著 AI 進(jìn)一步提高內(nèi)存需求，DRAM 制造商希望在 HBM 芯片中堆疊 20 層或更多層。微凸點(diǎn)占據(jù)的體積意味著這些堆棧很快就會(huì)變得太高而無(wú)法正確裝入 GPU 封裝中。混合鍵合會(huì)縮小 HBM 的高度，并且更容易從封裝中去除多余的熱量，因?yàn)閷又g的熱阻會(huì)更校
在 ECTC 上，三星工程師展示了混合鍵合可以產(chǎn)生 16 層 HBM 堆棧。三星高級(jí)工程師 Hyeonmin Lee 表示：「我認(rèn)為使用這項(xiàng)技術(shù)可以制造 20 層以上的堆棧。」其他新的 CoW 技術(shù)也有助于將混合鍵合引入高帶寬存儲(chǔ)器。
Souriau 表示，CEA Leti 的研究人員正在探索所謂的自對(duì)準(zhǔn)（self-alignment）技術(shù)。這將有助于確保僅使用化學(xué)工藝即可實(shí)現(xiàn)良好的 CoW 連接。每個(gè)表面的某些部分將被制成疏水性的，而其他部分將被制成親水性的，從而導(dǎo)致表面會(huì)自動(dòng)滑入到位。
在 ECTC 上，來(lái)自東北大學(xué)和雅馬哈機(jī)器人公司的研究人員報(bào)告了類似方案的工作，利用水的表面張力來(lái)對(duì)齊實(shí)驗(yàn) DRAM 芯片上的 5-μm pad，精度優(yōu)于 50-nm。
混合鍵合的上限
研究人員幾乎肯定會(huì)繼續(xù)減小混合鍵合連接的間距。臺(tái)積電 pathfinding systems 項(xiàng)目經(jīng)理 Han-Jong Chia 表示：「200 nm WoW 間距不僅是可能的，而且是理想的�！古_(tái)積電計(jì)劃在兩年內(nèi)推出一種稱為背面供電（backside power delivery）的技術(shù)。英特爾計(jì)劃在今年年底實(shí)現(xiàn)同樣的目標(biāo)。這項(xiàng)技術(shù)將芯片的電力傳輸互連置于硅表面下方而不是上方。
臺(tái)積電研究人員計(jì)算出，通過(guò)排除這些電源管道（conduit），最上層可以更好地連接到較小的混合鍵合 pad。使用 200 nm 鍵合 pad 的背面供電傳輸將大大降低 3D 連接的電容，以至于能量效率和信號(hào)速度的測(cè)量結(jié)果將比使用 400 nm 鍵合 pad 實(shí)現(xiàn)的效果好 8 倍。
晶圓上芯片混合鍵合比晶圓上晶圓鍵合更有用，因?yàn)樗梢詫⒁环N尺寸的 die 放置到更大 die 的晶圓上。然而，可實(shí)現(xiàn)的連接密度低于晶圓上晶圓鍵合。
Chia 表示，在未來(lái)的某個(gè)時(shí)候，如果鍵合間距進(jìn)一步縮小，「折疊（fold）」電路塊可能會(huì)變得實(shí)用。塊內(nèi)現(xiàn)在的一些長(zhǎng)連接可能能夠采用垂直捷徑，從而加快計(jì)算速度并降低功耗。
并且，混合鍵合可能不限于硅。CEA Leti 的 Souriau 表示：「如今，硅對(duì)硅晶圓取得了很大進(jìn)展，但我們也在尋求氮化鎵與硅晶圓和玻璃晶圓之間的混合鍵合…… 一切皆有可能�！顾麄兩踔撂岢隽肆孔佑�(jì)算芯片混合鍵合，其中涉及對(duì)準(zhǔn)和鍵合超導(dǎo)鈮，而不是銅。
參考內(nèi)容：https://spectrum.ieee.org/hybrid-bonding返回搜狐，查看更多
