AI浪潮對集成電路行業(yè)的變化是全方位的，不僅僅是制造端的制程工藝，還有更加上游的EDA及IP領域。
“當前，AI 模型正呈現(xiàn)出快速迭代的趨勢，其發(fā)展速度遠超傳統(tǒng)芯片架構的更新步伐，給芯片設計領域帶來了巨大挑戰(zhàn)。”近期，芯易薈副總裁石賢帥在第三十屆集成電路設計業(yè)展覽會上發(fā)表的演講《靈活、可配置的端側AI推理處理器子系統(tǒng) IP》中提到。
以往，主流的芯片架構主要采用ARM或x86，其他架構的市場份額極小。AI浪潮之下，具備開源、開放、極簡特征的RISC-V進入芯片設計企業(yè)視野，并以此為基礎開發(fā)相應的產品。芯易薈便是其中一員，其成立于2021年，最早基于RISC-V定制處理器的工具。經(jīng)過這幾年的沉淀積累，其目前專注于端側AI芯片的工具化IP公司。
在上述演講中，石賢帥介紹了芯易薈自主開發(fā)的靈活可配置的端側 AI 推理處理器子系統(tǒng) IP。他還表示，芯易薈憑借深厚的技術積累與創(chuàng)新思維，提出了一系列極具前瞻性的解決方案。其中，硬件子系統(tǒng)及軟件工具鏈的自動生成顯著提升了芯片對不同 AI 模型的適配能力，無需繁瑣的手動調整，即可快速響應模型變化；多層次自動化驗證則有效保障了芯片設計的準確性與穩(wěn)定性，大幅縮短了驗證周期，減少了潛在的設計風險；而適配存儲需求的架構優(yōu)化更是直擊芯片存儲瓶頸的關鍵痛點，使芯片在數(shù)據(jù)存儲與讀取方面更加高效流暢。
在本次展覽會上，芯易薈集中展示了依托FARM（Flexible Advanced RISC Machine）技術自主研發(fā)的系列異構多核設計工具，包括全球首款C語言描述基于RISC-V基礎指令集的DSA處理器生成工具FARMStudio、以及多核異構子系統(tǒng)設計工具DSSStudio。石賢帥表示，“芯易薈正在積極布局專注端側AI推理芯片的工具化IP，助力AI產業(yè)加速邁向新的發(fā)展高度�！�
當芯片設計企業(yè)在針對AI開發(fā)新的工具時，AI是否為企業(yè)所用，融入到產品當中？
對于這個議題，學界及產業(yè)界都有不少的討論及設想。中國科學院計算技術研究所研究員李華偉在《智能EDA前沿AI與EDA的協(xié)同進化之旅》一文中指出，“AI 的出現(xiàn)為新一代 EDA 設計帶來了革命性的變化。通過利用深度學習、大語言模型等技術，AI 能夠從大量的歷史設計數(shù)據(jù)中學習模式和規(guī)律，從而為 EDA 過程提供更高效更智能的解決方案�！�
事實上，目前，Synopsys、Cadence等公司都推出了各自的智能EDA工具，但目前的AI只能做到部分功能增強，而無法實現(xiàn)完全智能。這個情況不僅是在EDA領域，在IP領域同樣如此。石賢帥也指出，在架構設計方面融入AI技術還不夠成熟，但生成式AI已經(jīng)逐步融入我們生活的方方面面。
石賢帥分享了公司如何利用其工具開發(fā)多核異構子系統(tǒng)，支持從低到高的不同級別算力需求。他們提供基于自主研發(fā)工具和官方柔性IP庫的產品組合，包括處理器、DMA IP、TPU和VPU等組件，可以根據(jù)客戶需求靈活配置，快速定制指令，加速各種算法。針對AI大模型推理和AI+MCU應用，芯易薈提供了差異化的產品和服務，幫助傳統(tǒng)MCU廠商增加AI功能，實現(xiàn)更高性能的應用�！拔覀冎饕P注推理端，針對小算力到大模型的應用場景。芯易薈的異構多核設計平臺針對不同的應用算力的場景提供定制化解決方案，我們的工具可以幫助客戶進行快速的架構探索和迭代，增加差異化功能。我們的IP則可以幫助客戶固化特定算法，提高性能。我們最近在AI大模型方向有重大突破，芯易薈AI子系統(tǒng)IP在LLAMA2-7B推理的模型下，單位算力推理性能可達45 Token/s/TOPs，并且算力規(guī)格靈活可定制�！笔t帥說道。
“芯易薈緊跟AI化發(fā)展的步伐，正在積極布局專注端側AI推理芯片的工具化IP”。石賢帥表示，芯易薈基于工具化IP，客戶可以根據(jù)應用場景拓展指令，提供很大的靈活性。在多樣復雜的環(huán)境下，如AI應用下，可以做到快速算法實現(xiàn)和迭代。
